DDR4보다 2배 빠른 DDR5 메모리 표준사양 개발 중

안녕하세요. wjdqh6544 입니다.

글을 다 읽고 나가시기 전에 공감 한번씩 부탁 드리겠습니다. 감사합니다.

장문 조심 하세요. 글밖에 없습니다.

DDR5 DRAM 의 표준 사양 개발이 시작 되었다고 합니다.

메모리 표준 규격을 만드는 JEDEC 는 DDR5 DRAM 이 DDR4 DRAM 보다 2배 높은 대역폭과 밀도를 지원할 것이며 2018년 6월 쯤에 출시가 될 예정 이라고 합니다. 이전 마이크론의 슬라이드에서 DDR5 가 2018년에 샘플이 나오고 2019년 쯤 양산에 들어갈 수 있을 것 이라고 언급한 바 있는데, 이 말이 맞는것 같습니다. 기본적으로 DDR4 대비 두 배의 대역폭을 지니며 8-32GB (칩당)의 용량(이런 메모리 칩이 모듈 기판에 여러 개 붙여저서 우리가 PC에 탭재하는 메모리가 됨), 3.2-6.4Gbps I/O, 1.1V 전압 16n 의 프리패치, 16-32개의 메모리 뱅크 (8그룹) (서버의 경우에는 메모리 뱅크가 16개 이상인 경우일 수도 있음) 이 있는 구조입니다.

만약 메모리 뱅크가 8개이고, 하나의 메모리 용량이 32GB 이라고 할때, 최대 256GB 까지 확장이 가능하네요. 서버의 경우에는 512GB 까지 확장이 가능 하고요. 단, 서버 메모리 뱅크가 16개라고 할 때)

사실 PC 부분에서는 지금 나와있는 DDR4가 크게 느리다고 말하긴 어렵겠지만, 서버 영역에서는 CPU의 코어 수가 급격히 증가하고 메모리 용량 역시 빠르게 증가하면서 충분한 대역폭을 확보하는 것이 문제가 되고 있습니다. 따라서 스카이레이크 기반 제온은 6채널, AMD의 젠 기반 Naples는 8채널 메모리를 도입할 예정이지만, 이렇게 메모리 채널 수를 늘리는 것은 비용 증가로 이어지게 됩니다. DDR5가 도입되면 손쉽게 메모리 대역폭을 두 배 늘릴 수 있을 것으로 생각됩니다.

DDR5 DRAM 은 지난 2015년 이래 도시바가 낸드(NAND) 플래시에 적용하는 TSV (Through-SiliconVias)와 유사한 방식으로 3D 칩 적층이 도입 되는 최초의 DIMM 이 될 것으로 기대됩니다. TSV기술을 적용 시 저전력으로 넓은 범위에 고성능의 데이터 버스를 구현하기 쉬우므로 큰 이점이 될수 있다고 합니다.

한편 JEDEC 는 비 휘발성 하이브리드 메모리 NVDIMM-P 도 개발 중 이라고 한다. DRAM 과 낸드를 같은 메모리 공간에 매핑하고 바이트(Byte) 및 블록(block) 수준으로 접근한다고 합니다.

비 휘발성 하이브리드 메모리는 NVDIMM-N, 메모리 전체가 플래시로 구성 된 NVDIMM-F 도 있는데, NVDIMM-P 는 NVM 이나 낸드 플레시가 포함되어 있어 상대적으로 속도는 느리지만 서버에서 사용하는 절대 지연속도가 가장 느리고 안정적이라고 합니다.

NVDIMM-P 와 비슷한 개념의 제품으로는 인텔 옵테인(Optane) 이 있으며 둘 다 기존의 DDR4 DRAM 을 대신하면서 컴퓨터 전원이 꺼져도 데이터를 잃지 않는다는 것이 특징입니다.

DDR5 의 주요 기능 중 흥미로운 거는 컴퓨터를 종료해도 데이터가 사라지지 않는 것이 흥미롭습니다. DRAM 은 전기 공급이 끊어지면 데이터가 사라지는 휘발성 메모리인데, 휘발성 메모리임에도 불구하고 데이터가 사라지지 않는다는 것에 대해서 매우 기대가 되는 바 입니다. 처리 속도도 DDR4 보다 대역폭을 2배 이상 늘일 수 있다고 하니, 속도가 더더욱 빨라지겠지요.  빨리 DDR5 램이 출시가 되어서 후기를 한번 보고, 기회가 된다면 DDR5 RAM 을 사용해 보고 싶습니다.  

이상으로 글 마칩니다. 잘못된 부분/오타는 덧글로 지적 부탁드립니다.

글을 다 읽고 나가시기 전에 공감 한번씩 부탁 드리겠습니다. 감사합니다.