AMD, Zen2 CPU 아키텍처를 공식 발표하다

바쁘신 분들을 위한 요약

AMD는 EPYC 'ROME' 을 비롯한 차세대 프로세서에 적용되는 Zen2 CPU 아키텍처의 세부사항을 발표했으며, 소비자용 라이젠 3000번대는 공개되지 않습니다. 'ROME' 은 10nm 공정이 아닌 7nm로 직행하였으며, 이로 인해 AMD의 파트너사가 GloFo에서 TSMC 로 변경되었습니다. 더불어, Zen2 샘플링이 시작되었습니다.

'ROME' 은 최대 64C 128T 를 탑재 가능하며, 향상된 메모리 컨트롤러가 적용되었습니다. 또한, 인텔의 차세대 서버용 아이스레이크-SP 기반의 프로세서와 경쟁합니다. 장기 로드맵에 따라 Zen3 7nm+ 칩은 2020년경 출시될 것이며 새로운 Zen4 아키텍처의 경우 디자인이 거의 끝나서 2020년 이후에 적용제품을 볼 수 있습니다.

본문

AMD는 다가오는 EPYC 'ROME' 을 비롯한 RYZEN 의 차세대 프로세서에 적용되는 Zen2 CPU 아키텍처의 첫 번째 세부사항을 공식적으로 공개하였습니다. EPYC 'ROME' 라인업으로 첫 선을 보인 새로운 아키텍처는 예상보다 높은 IPC로 인해 전체적인 CPU 성능 향상을 목표로 하는 최초의 7nm 데이터센터용 프로세서가 될 것입니다.

AMD Zen2 아키텍처 미리보기: 상당한 IPC 이득, 최초의 7nm 데이터센터 프로세서

EPYC 'ROME' 를 통해 AMD는 10nm 를 건너뛰고 7nm 로 직행하였습니다. 그들은 이전의 파트너사인 글로벌 파운드리(GloFo, Global Foundries)보다 우위를 차지할 수 있는 칩을 생산하기 위해 TSMC 로 파트너사를 변경하였습니다. 다음은 7nm 공정 노드에 대해 상세히 설명된 핵심 사항 중 일부입니다.

- 주요 노드, 상당한 투자(?)

- 더 빠르고, 작고, 낮은 전력 트렌지스터 (2배의 밀도, 0.5배의 전력소모, 동일한 성능/전력에서 1.25배의 성능)

- 이것을 적용하여 개발중인 여러 제품들

- TSMC 및 설계 자동화 공급업체와의 긴밀한 파트너쉽

AMD는 자사의 CPU 아키텍처를 크게 변경하여 1세대 Zen 아키텍처보다 2배 정도의 처리량을 제공합니다. 중요한 요점은, 완전히 재설계된 실행 파이프라인을 포함하며 부동 소수점 연산능력을 두 배로 늘인 256비트로, 데이터 읽기 및 쓰기에 대해 두 배의 대역폭을 제공합니다. Zen2 의 핵심적인 업그레이드 사항 중 하나는 코어 밀도를 두 배로 늘린 것입니다. 즉, 각 코어 컴플렉스(CCX)의 코어 수를 2배로 늘이는 것이지요.

- 향상된 실행 파이프라인

- 2배가 된 부동소수점(256비트) 연산 및 읽기/쓰기 대역폭

- 2배가 된 코어 밀도

- 코어당 절반의 에너지

- 개선된 분기 예측

- 최적화된 명령어 캐시

- 더 증가된 작업 캐시

- 디스패치 증가, 대역폭 감소(?)

- 모든 모드에서 높은 처리량 유지

012345

Zen2 에는 강력한 하드웨어 수준의 보안 관련 기능 향상도 포함되어 있습니다. Zen 아키텍처부터 보안에 관련된 소프트웨어 레벨의 강력한 지원을 하고 있으며, 하드웨어 수준의 기능을 추가함으로서 소프트웨어 수준의 완화를 통해 성능을 더욱 향상시켰습니다.

AMD 2세대 EPYC 'ROME' - 세계 최초의 7nm 데이터센터 CPU 제품군

EPYC 'ROME' 을 통해 AMD는 14nm I/O 에 연결된 Zen2 아키텍처에 기반한 여러 7nm CPU 칩셋(다중 CCX다이)을 사용하여 모든 작업을 수행합니다.

AMD는 EPYC 'ROME' 시리즈 서버 프로세서가 대형 I/O다이에 연결된 8개의 7nm CPU 칩 슬릿을 사용할 것이라고 확인하였습니다. CPU칩렛은 최대 64코어 128스레드를 탑재 가능합니다. EPYC 'ROME' 프로세서는 더 높은 대역폭의 DDR4 메모리 레인에 액세스가 가능하기 때문에 더 높은 클럭을 지원합니다. 이러한 접근방식은 향후 수년동안은 유연한 미래형 설계를 가능하게 해주며, I/O용으로 설계된 별도의 다이는 이전보다 빨라진 메모리 클럭으로 인해 이전보다 빨라진 칩 대 칩 액세스를 가능하게 합니다.

아래에 2개의 칩렛이 실제로 있음을 알 수 있습니다. 각 칩렛에는 8코어 16스레드가 탑재됩니다. EPYC이 메인스트림급 소비자용 프로세서 중 동일한 Zen2 코어 아키텍처를 사용하는 라이젠 3000 시리즈와 함께 어떤 방향으로 개발할 것인지에 대해 많은 것을 알고 있기에, AMD가 EPYC 의 개발 방향을 보는 것은 흥미롭습니다.

AMD가 EPYC ROME 서버CPU 를 위해 공유하고 있는, 일부 성능 좋은 것들은 다음과 같습니다.

- 소켓당 성능 2배

- 소켓당 4배의 부동소수점 연산

특히 AMD 최초의 7nm 서버 제품군의 경우 인텔의 로드맵을 참고하여, '만약 내가 인텔이라면 무엇을 할까' 를 전제로 하였습니다. 스카이레이크-SP(14nm+) 칩이 다가오는 캐스케이드레이크-SP 및 캐스케이드레이크-AP 부품으로 대체될 것이라는 사실을 알게 되면서 인텔의 차세대 제온 CPU에 대한 수수께끼는 더이상 없습니다.

우리는 캐스케이드레이크-SP 에 관한 많은 세부사항을 가지고 있습니다. 하지만, 포레스트 노로드는 ROME 프로세서에 관한 흥미로운 내용을 공개하였으며, 그것은 경쟁사의 현재 서버용 주력 프로세서인 캐스케이드레이크-SP 기반 제온 프로세서와 경쟁은 하지 않는다는 것입니다.

그에 따르면 AMD 7nm EPYC ROME 프로세서는 캐스케이드레이크-SP 와 경쟁하지 않으며 그 대신 아이스레이크-SP 기반 제온 프로세서와 경쟁하기 위해 설계되었습니다. AMD의 2019년 CPU 제품군은 인텔 10nm 아이스레이크 기반 제온과 경쟁할 때 유리하도록 설계되었습니다. 하지만, 인젤의 아이스레이크-SP 프로세서는 2020년까지 서버용 프로세서로 출시될 것 같지는 않습니다.

AMD Zen4 아키텍처, 설계 완료 - 2020년 출시할 것

또한, AMD는 자사의 장기 로드맵에 따라 Zen2 7nm 칩의 샘플링을 시작하였으며 Zen3 7nm+ 칩은 2020년경 출시될 것입니다. 또한, 새로운 Zen4 CPU 아키텍처의 경우 디자인이 거의 완료되어 2020년 이후에 CPU 제품으로 출시될 것입니다. 여러 개의 강력한 제품이 연이어 출시되고, CPU부문에서 재도약을 꿈구는 AMD에게는 정말 흥미로운 시기입니다.

AMD CPU 로드맵 (2018~2020):

AMD 7nm 기반 Zen2 CPU 아키텍처, 13% 향상된 IPC - 높은 클럭 제공

AMD, 세계 최초로 7nm 공정을 CPU 및 GPU 에 적용함 - CES 2019 에서 발표?

AMD EPYC 'ROME' 프로세서 성능 유출?

루머: AMD Zen2 샘플이 RTG Labs 에 도착함 - 4.5GHz, 8코어 16스레드?

※ 본 글은 필자가 직접 작성한 것이 아닌, WCCFTech 의 원본을 해석한 것입니다.

※ 따라서, 번역에 오류가 있을 수 있고, 이 글의 모든 권리는 필자가 아닌 WCCFTech 에 있음을 알립니다.

※ 자료 출처: WCCFTech

ⓒCopyLight 2017. WCCFTech all rights reserved.

ⓒCopyLight 2017. WCCFTech all pictures cannot be copied without permission.

<끝>

하단의 '공감' 버튼은 저에게 큰 도움이 됩니다.

"wjdqh6544의 자료창고" 를 검색~!