AMD EPYC 'ROME' CPU, 최대 162개의 PCIe Gen4 지원 가능?

AMD 의 7nm Zen2 아키텍처를 기반으로 하는 EPYC 'ROME' 프로세서는 다음 달 개최되는 컴퓨텍스 2019에서 출시될 예정이며, 아직은 공개되지 않았습니다. 우리가 ROME 프로세서의 기본 아키텍처와 혁신적인 칩렛 디자인을 살펴보았지만, AMD가 아직 공개하지 않은 몇 가지의 추가 기능이 있을 것입니다.

AMD EPYC 'ROME' 프로세서, 최대 162개의 PCIe Gen4 레인 지원 가능 - 인텔 제온 플래티넘 9200의 두 배

ServerTheHome 은 AMD의 EPYC 'ROME' 프로세서가 예상보다 많은 수의 PCI Express 레인을 지원한다고 알렸습니다. 현재 우리는 한개의 EPYC 'ROME' 프로세서가 128개의 PCIe Gen4 레인을 지원한다고 알고 있습니다만, 이것은 듀얼 소켓 서버에 해당되는 이야기입니다.

듀얼 소켓 구성은, 듀얼 소켓 솔루션으로만 제공되는 인텔 제온 플래피넘 9200 프로세서 라인업에 직접적인 연관이 있습니다. 인텔 제온 플래티넘 9200 프로세서는 40개의 PCIe Gen3 레인을 가지고 있으며, 2개의 CPU 칩이 있으므로 총 80개의 PCIe Gen3 레인을 가집니다. 이미 인텔의 듀얼 소켓 솔루션보다 더 많은 PCIe 레인을 제공하는 EPYC 'ROME' 프로세서와 비교할 때, 인텔 4S 및 8S 솔루션들이 아래에 언급된 각 솔루션에 대한 특정 PCIe 레인을 사용하여 더 많은 레인을 사용할 수 있습니다.
    

- 제온 플래티넘 9200 : 1CPU 당 40개의 PCIe Gen3 레인, 2CPU 이므로 80개의 PCIe Gen3 레인

- 제온 스케일러블 메인스트림: 1CPU당 48개의 PCIe Gen3 레인, 2CPU 이므로 96개의 PCIe Gen3 레인

- 제온 스케일러블 4P: 1CPU당 48개의 PCIe Gen3 레인, 4CPU 이므로 192개의 PCIe Gen3 레인

- 제온 스케일러블 8P: 1CPU당 48개의 PCIe Gen3 레인, 8CPU 이므로 384개의 PCIe Gen3 레인

PCIe Gen4 는 Gen3 에 비해 두 배의 대역폭을 제공하는데, AMD 가 인텔에 비해 얻는 가장 큰 이점입니다. 이것은 AMD가 서버 프로세서에서 사용하고 있는 업데이트된 인피니티 패브릭과 함께 매우 중요한 요소 중 하나입니다. 이전의 인피니티 패브릭은 칩렛간 통신을 위해 PCIe Gen3 의 속도에 의존하였습니다만, PCIe Gen4 를 사용하면 인피니티 패브릭이 PCIe 대역폭에 영향을 덜 마치므로 칩렛/소켓 간의 I/O 대역폭 속도를 직접적으로 향상시킴을 의미합니다.

PCIe x16 레인을 사용하면 사용 가능한 대역폭이 초과되므로 x16 에 대한 의존도가 낮을 것이며, 이를 통해 과도한 대역폭이 고속 인터링크 서버 대신 실용적인 용도로 사용되기를 원하지 않는 파트너들은 약간의 유연성을 확보할 수 있을 것입니다. 4개 대신 3개의 x16 링크만 있으면 IF 통신 채널 외부에서 사용 가능한 추가적인 PCIe 레인이 허용됩니다. 

01

이를 통해 추가적인 PCIe Gen4 레인 연결을 허용할 수 있음에 따라 최대 162개의 PCIe Gen4 레인을 사용할 수 있을 것입니다. 칩렛간 I/O 를 위해 대역폭을 낮추는 것은 이상적인 접근 방법은 아닙니다만, AMD가 선택 가능한 경로를 제공하였기 대문에 대부분의 경우에는 이 경로를 선택하지 않을 것이라고 보는 것이 합리적일 것입니다. 일부 사용자들은 최대 192개의 PCIe Gen4 레인을 얻을 수도 있습니다. 이것은 두 개의 x16 링크를 비활성화하면 가능하지만, 현재 OEM 은 1세대 EPYC 'Naples' 프로세서와 동일한 인터커넥트 링크를 지원하고 있습니다.

AMD CPU 로드맵 (2018~2020):

비교를 위해 1세대 EPCY 'Naples' 의 인피니티 패브릭은 10.7GT/s 로 작동하였고, 대역폭 수요를 충족하기 위해 4개의 16IF 링크가 필요하였습니다. EPYC 'ROME' 에서 인피니티 패브릭은 1세대보다 2배 이상 빠른 25.6GT/s 로 작동합니다. 즉, 칩 간 통신에는 더 많은 IF 링크를 사용할수록 지연 시간과 대역폭이 향상됩니다. 그러나, EPYC 프로세서의 PCIe Gen4 지원은 PCB 설계가 업데이트된 약간 새로운 플랫폼이 뒷받쳐줄 때 사용 가능할 것입니다. 

새로운 'ROME' 프로세서의 또 다른 주요 기능은 독립형 I/O 다이로 언급되는 SCH (integrated Server Controller Hub) 입니다. 이전 프로세서 AMD는 저속 타사 컨트로러에 의존하였기 때문에 PCIe 레인을 비롯한 많은 리소스에서 손해를 봤습니다.

AMD는 NVMe 를 비롯한 필수 I/O 기능을 구동하기 위해 CPU당 여분의 레인을 SCH 레 제공할 계획을 가지고 있습니다만, 주요 x16 링크로 전원을 공급받는 고속 연결 장치는 아닙니다. 이 여분의 레인은 핵심 x16 레인의 일부가 아니라, EPYC 'ROME' I/O 칩에 제공될 독립적인 레인입니다.

만약 이것이 사실이라면, AMD가 인텔보다 주도적인 위치에 있는 것은 확실합니다. 이미 2020년에는 AMD 서버 프로세서의 시장 점유율이 두 자릿수까지 올라갈 것이라는 보고서가 있습니다. 인텔이 아이스레이크-SP 코드명의 10nm 제온 CPU라인업을 통해 급격한 변화를 일으키지만 않는다면 EPYC 의 상승세는 더 높아질 것입니다.

AMD EPYC ROME 64코어, 인텔 캐스케이드레이크-AP 48코어 벤치마크 유출

AMD CEO Lisa Su, 컴퓨텍스 2019 기조 연설에서 새로운 제품군 발표 예정

AMD 라이젠 3000시리즈 CPU, 2019년 중반 출시될 것 - Zen2, 고클럭

AMD 라이젠 3세대 'Mattise' AM4 데스크탑 CPU, 2019년 중반 출시

※ 본 글은 필자가 직접 작성한 것이 아닌, WCCFTech의 원본을 해석한 것입니다.

※ 따라서, 번역에 오류가 있을 수 있고, 이 글의 모든 권리는 필자가 아닌 WCCFTech에 있음을 알립니다.

※ 자료 출처: WCCFTech

ⓒCopyLight 2019. WCCFTech all rights reserved.

ⓒCopyLight 2019. WCCFTech all pictures cannot be copied without permission.